集成电路封装篇1

[关键词]芯片封装技术技术特点

我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中，作者将为你介绍几个芯片封装形式的特点和优点。

一、DIP双列直插式封装

DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。

DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。

二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

三、PGA插针网格阵列封装

PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。

ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。

四、BGA球栅阵列封装

随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。

BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。

五、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。

CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。

六、MCM多芯片模块

集成电路封装篇2

关键词：微波接收机；小型化；电子元件；LTCC技术

中图分类号：TN957文献标识码：A文章编号：1009-2374（2011）15-0033-02

微波接收机的小型化途径有两种，分别是高集成封装和高集成元器件。高集成封装分为有源电路和无源电路两种。较为成熟的有源电路封装技术有MMIC和RFIC，这两种技术发展时间久远，但是现在已经陷入发展瓶颈，即不可能取得实质意义上的突破。所以现在接收机的小型化努力集中在无源器件如滤波器上。多层立体封装技术LTCC的出现，使得微波接收机的体积大大缩小。

一、微波接收机小型化研究背景及意义

通俗一点说，微波接收机的作用就是从复杂的微波背景信号和自身产生干扰信号中提取有价值的信息。我们已经进入无线时代，在无线信号的传送转发设备中，接收机始终只一个重要组成部件。大到卫星导航，小到蓝牙设备，接收机的应用已经无孔不入。接收机本身不能构成系统，但接收机的性能直接关系系统的工作状态。

某些特殊设备，例如蓝牙，其小型化是它的生存前提。而随着军事信息化进程的加快，武器工业的智能化，小型化几乎是提升武器效能最直接的方式。

技术的发展在丰富雷达功能，提升雷达性能方面发挥了重要作用。但同时也使得雷达面临的电子环境越来越复杂。为应对人们对雷达越来越严酷的要求，各种新技术，如脉冲压缩，扩频等被大量应用。各种新器件也出现在相关设备中。技术的更新与器件的进一步复杂，对雷达的设计提出了更高的要求。

传统雷达接收机采用电路板焊接部件，即每个电路模块的部件焊接在电路板上，再把电路板固定在外壳上。各个电路模块之间通过电线连接，信号通过SMA插座交换。可以看出，这种结构简单直接，但扩展性能和单位空间封装密度较低，已经明显不适合人们对接收机多功能小型化的要求。

微波接收机的小型化研究，总体上是在被动情况下进行的。也就是说，在人们还没有考虑设备的小型化时，设备已经变得越来越小。这一切都得益于大规模集成电路和微电子技术的发展。上个世纪八九十年代电子技术蓬勃发展，电子部件似乎在一夜之间变得更小，更稳定，功能更丰富了。电子部件的小型化几乎是给从事微波接收机小型化研究的人员送上了一顿免费的大餐。人们觉得，只要是部件的小型化，就能解决任何问题。这一现象的负面影响是，限制了研究人员的发散思维，一定程度上阻碍了接收机小型化的理论研究。近几年，电子部件的小型化发展虽然取得了一定成就，但总体上陷入发展瓶颈。原因是大规模集成电路的加工密度不能无限制提高，而有些部件根本不能“缩小”例如变压器和电容，在没有材料科学相关领域取得突破的前提下，一切关于以上内容的幻想都是不切实际的。于是，高集成封装技术得到了重视。研究较为成熟的高集成封装技术有MMIC技术，它属于有源电路封装技术。多层立体封装技术LTCC属于无源电路封装技术。

二、微波接收机小型化技术及发展前景

文章介绍多种接收机小型化技术，包括高集成封装和高集成元件两大方面。在高集成封装技术中，重点介绍LTCC技术。

（一）单片微波集成电路

它是上个世纪七八十年代被广泛应用的一类高频电路芯片。它的出现是微波小型化事业发展的第一个里程碑。

这类器件，主要降低各个零件之间的连线，将有源器件统一封装在一个芯片上，使得电路的感抗降低，电容减小。又在电阻器中运用具有高频特性的薄膜电阻，从而使微波接收机得到了第一次瘦身。

单片微波集成电路，根据制作材料和内部电路结构的不同，分为两大类:一类是基于硅晶体管，另一类是基于砷化稼效应管的。砷化镓效应管的单片集成电路具有工作频率高、频率范围宽、动态范围大、噪声低的特点，但价格相对昂贵；而硅晶体管的单片集成电路性能优越、使用方便，而且价格低廉，因此应用非常广泛。

（二）微波MCM和低温共烧陶瓷多层基板

微波多芯片组件和二维微波集成电路可以很大程度的提高电路的集成水平，减小电路尺寸，并具有优良的电气性能。

将多块未封装或的集成电路芯片高密度安装在同一基板上构成的部件，称为MCM。而微波MMIC是MCM在微波组件的封装技术。多层微波集成电路是由分立的有源器件与多层无源器件、互连线构成的集成电路。MCM器件与MMIC组装技术被广泛应用于先进T/R组件设计中。有一点不足是，MMIC技术对基板的某些参数要求较为严格，而且在基板与MCM芯片之间的连接，也要注意热膨胀系数与导电率等问题。

低温陶瓷多层基板包括元器件安装层（顶层）、信号层、电源层、接地层和对外连接层（底层）等几部分，陶瓷介质位于各导体层之间，起电绝缘作用。顶层含各种焊盘，用以安装相应的电子元器件。多层基板的信号层在顶层下方，主要布置元器件之间的互连线，层数视组件规模和布线密度而定。电源层和接地层一般都独立设置，可按组件电性能的要求进行设计。陶瓷基板的以上各层由垂直通孔进行互连。

三、LTCC技术在接收机小型化中的作用及其优点

LTCC是一种新型的陶瓷多层基板技术，它与其它多层基板技术相比较，以下特点：（1）可以实现更高的组装密度和布线层数；（2）有助于接收机实现多功能；（3）由于加工方式的转变，可以提高多层基板的生产效率和质量，从而降低生产成本。还可以方便的进行质量检查与评估；（4）传输速度快，适用范围广，可以拓展接收机的应用环境；（5）可以很好的兼容薄膜多层布线技术，从而实现更高密度的集成；（6）与其他的小型化技术可以进行融合。多种技术的组合，可以最大程度的降低接收机体积，丰富其功能。

四、发展LTCC技术遇到的问题

从上述来看，LTCC技术具有很多的优势以及很广泛的使用范围。采用LTCC基板技术，把无源器件封装在LTCC基板内，有源器件芯片贴装在基板表面，器件的连接通过通孔来完成，这种方法是接收机小型化的最有效的方法，可以使接收机的尺寸最小。

当然上述方法并非一个简单的过程，它涉及到材料科学，工艺加工，电路设计和精密控制等多个方面。LTCC技术的理论研究并不十分充足，由于涉及到多个学科，任何一项短板都会造成系统的崩溃。微波接收机是一种重要的信息实时交流设备，其稳定性永远最重要。在没有特殊要求的情况下，甚至大于对先进性的要求。所以不会为追求小型化而采用某些未经验证的技术。其他的在传统封装不曾遇见过的如散热，结构稳定性，和基板的收缩率等问题，在实际加工中都要考虑。

总体来说，现阶段面对LTCC技术，我们可以先进行一些基础性的研究。把单个的无源器件用LTCC技术实现，等待各方面技术成熟了，再把无源器件镶嵌在LTCC基板内。即使是单个无源器件的LTCC技术的实现，也将大大缩小接收机的体积。

五、结语

随着微波技术的发展，对小型化、智能化的接收系统必然要提出更高的要求。本文仅仅较为概括地介绍了微波接收机小型化的技术前景和发展趋势，并对多种接收机小型化技术和LTCC技术着重说明。

参考文献

[1]陈兴国，李佩，等．新型的轻小型化雷达接收机的研制[J]．电子技术应用，2005，（5）．

[2]司朝良．MMIC单片微波集成电路的原理及应用[J]．国外电子元器件，2002，（7）．

集成电路封装篇3

1、技术上：引进和创新相结合。

技术引进和自主创新，处理好两者的关系是实现跨越式发展的关键。国内大多数集成电路企业的国际竞争力和市场占有率优势不明显，在自主知识产权和核心技术方面也与世界发达国家有较大差距。

对于本土半导体企业来说，目前最好的办法就是在现有的技术上进行广泛的二次开发，或者购买国外专利进行二次开发，提高技术层次，并尽可能多地将研发成果转化为自主知识产权，以换取未来可能的交*技术许可；同时将国外企业知识产权布局没有覆盖到的地方作为主要的技术切入点，加大自主研发力度，扩大自己的技术占据区域，形成新的技术优势。另外，尽量避免可能发生的侵权问题，规避设计无疑是绕开别人重要专利、防止侵权的一个有效途径。

引导企业走“引进、消化、再创新”的道路，逐步完成从技术依附型向自主创新型的转变。

2、人才上：引进和培养相结合。

对于集成电路封装测试业来说人才是关键，没有高端的人才，就没有高档的产品，创新的技术。我国目前仍缺乏高端IC封装人才群体，企业就是有一些人才，留住也难。封装测试技术人才的严重短缺，成为制约集成电路封装测试业进一步发展的瓶颈。

从境外引进能适应集成电路封装测试业发展所需的人才，特别是高层技术和管理人才，充分重视海外华裔技术专家的作用，加强与海外技术团体的联系。从而使企业的管

理水平，产品研发水平得以不断提高。

在引进人才的同时，企业要充分发挥海外人才的“老师”示范作用，并采取有效的培训手段，尽快培养本土IC封装人才群，为企业作好人才梯队储备。

集成电路封装篇4

从本质上来看，微电子技术的核心在于集成电路，它是在各类半导体器件不断发展过程中所形成的。在信息化时代下，微电子技术对人类生产、生活都带来了极大的影响。与传统电子技术相比，微电子技术具备一定特征，具体表现为以下几个方面[1]：（1）微电子技术主要是通过在固体内的微观电子运动来实现信息处理或信息加工。（2）微电子信号传递能够在极小的尺度下进行。（3）微电子技术可将某个子系统或电子功能部件集成于芯片当中，具有较高的集成性，也具有较为全面的功能性。（4）微電子技术可在晶格级微区进行工作。

2微电子技术发展历程概述

微电子技术诞生于20世纪40年代末。1947年，巴丁、布莱顿与肖克莱发明了晶体管，这使得电子技术有了极大的突破，也为微电子技术的后续发展奠定了基础。至20世纪50年代末，集成电路的出现推动了电子技术革命，这也意味着微电子技术变得愈来愈成熟，并进入了快速发展期。同时，计算机技术应用范围的不断拓展，也进一步促进了微电子技术的发展。至20世纪70年代，伴随着微型计算机的出现，让微电子技术发展达到了空前的高度，也奠定了微电子技术在高新技术当中的核心地位[2]。如今，微电子技术已走入人们的生活当中，计算机、手机、家用电器的制造、生产都离不开微电子技术的支持。同时，微电子技术也成为了国防工业、印刷工业、汽车工业等工业生产当中不可或缺的核心技术。甚至可以说微电子技术无处不在，它已经与整个社会形成了一种相互依存的关系。相对于发达国家而言，我国微电子技术起步较晚。但近年来，我国的微电子技术取得了很大进展，特别是在纳米集成技术方面有所突破，并且集成规模也变得愈来愈大。其中华为公司在移动芯片方面已经处于国际领先地位，旗下的海思芯片已经能够与高通、三星等芯片一较长短。如今我国已经成为全球最大的消费类电子市场，在市场刺激下，我国微电子技术整体水平还将进一步提升。

3微电子技术发展趋势分析

3.1硅基CMOS电路

在硅基技术不断进步、不断成熟的情况下，硅基CMOS的应用深度也在不断提升。从硅基CMOS电路发展趋势来看，硅晶圆片的尺寸正在不断扩大，然而特征尺寸（光刻加工线条）却变得愈来愈小。早期的硅片尺寸为2英寸居多，经过3、4、6英寸的过渡发展，如今已经达到8英寸水平[3]。近年来，集成电路制造工艺技术的进一步突破，使得硅片尺寸已经达到12英寸以上，直径超过300mm。硅片尺寸的扩大，意味着整体生产成本能够进一步降低。英特尔公司在集成电路芯片制造方面一直处于行业领先地位，从2011年开始英特尔便具备了成熟的32nm制造工艺。近年来，由32nm工艺到22nm工艺，再到如今主流的14nm工艺，体现了集成电路制造技术的快速发展。未来两年内，器件的主流特征尺寸将朝着10nm、7nm方向发展。当然，在硅基CMOS电路特征尺寸不断缩小的情况下，器件结构的物理性质会变得愈来愈大，不可能完全按照摩尔定律一直发展下去，甚至可以说硅基CMOS电路已经遇到了一定的发展瓶颈。要让其突破发展瓶颈，必然需要新材料的支持。高K材料、新型栅电极及新制造工艺将是促使其进一步发展的关键。

3.2生物芯片

生物芯片是微电子技术未来重要的发展方向之一。生物芯片是一种微阵列杂交型芯片，其中微阵列主要由各类生物信息分子所够成，包括DNA、RNA、多肽等。它是典型的生物技术与微电子技术的融合性产物。在阵列当中，各分子序列是预先所设定的序列点阵，并且序列与位置都是已知的[4]。以生物分子特异性作用为基础，可将生化分析过程集成于芯片表面，这样便能够实现生物成分如DNA、RNA、糖分子、蛋白质、多肽等的高通量快速检测。在生物芯片技术水平不断提升的过程中，其应用范围也在逐渐扩大。例如，Santford与Affymetrize公司所生产的DNA芯片上含有超过600种的基因片段。在芯片制造过程中，先在玻璃片上蚀刻出微小沟槽，在将DNA纤维覆于沟槽上，以不同DNA纤维图形来体现基本片段的差异性。利用电场等手段可让某些特殊物质将部分基因的特征表现出来，从而实现基因检测。又如，三位美国科学家被授予了一项关于量子级神经动态计算芯片的专利。此类芯片功能性较强，可进行高速非标准运算，这给量子计算领域的发展带来了巨大的推动力。该芯片是物理过程与生物过程的结合产物。以仿生系统为基础，在接口界面通过突触神经元连接，可实现反馈性学习，无论是运算速度，还是运算能力均具有较高水准。一旦该技术成熟后，可在民用及军事领域大范围应用。

3.3集成系统

集成系统是微电子技术发展的重点方向。以往微电子芯片都是以集成电路芯片为基础，然而，电子信息类型及数量的不断增多对集成电路芯片提出了新的要求，要求其具备更低的功耗、更快的速度，并且能够快速处理不同类型的复杂智能问题。在此需求下，SOC（系统级芯片）概念愈来愈受到关注。SOC具有极强的集成性功能，不但能够将信息处理系统、执行器集于一体，还能集成生物、化学、物理敏感器[5]。目前，SOC已经成为了移动终端中最为主流的芯片解决方案。部分手机的SOC性能已经达到了很高的水平，甚至接近于桌面级CPU。以苹果的A10芯片为例，A10晶体管的数量已经超过30亿，其整体性能较上一代A9芯片提升了约40%，所集成的GPU性能较A9也有50%的提升，但整体能耗却下降了30%。同时，SOC当中还集成了数字信号处理器模块、控制器模块、存储器单元模块等多个模块，可以胜任各种任务。未来随着相关技术的不断成熟，SOC还将具备更大的发展空间，并成为社会生产当中不可或缺的一部分。

3.4微电子制造工艺

穆尔定则指出，集成电路的集成度每3年左右就会成倍增长，而特征线宽则会下降30%。特征线条愈窄，也就意味着集成电路的工作速度愈快，并且单元功能消耗功率也会一定幅度下降。集成电路集成度的不断增大对相关制造技术（光刻技术、蚀刻技术、扩散氧化技术）也提出了新的要求。（1）光刻技术。利用波长为436nm光线，即可获取亚微米尺寸图形，从而得到集成度为1M位与4M位的DRAM。然而i射线曝光设备的出现进一步提升了光刻技术整体水平。利用i射线曝光可获得半微米尺寸及深亚微米尺寸图形，得到16M位与64M位的DRAM。目前主流的光刻技术为248nmDUV技术及193nmDUV技术，未来纳米压印光刻技术及极紫外光刻技术均存在较大潜力，极有可能成为下一代的主流光刻技术。（2）蚀刻技术。在高密度集成电路制造过程中，由于特征尺寸的不断缩小，对蚀刻工艺的要求也在不断提升。随着相关工艺的不断成熟，采取CER等离子源及ICP高密度等离子源，并将其与静电卡盘技术相结合，可进一步提升蚀刻效果。（3）扩散氧化技术。以往的气体扩散法需要在高温条件下长时间扩散，才能获得扩散层。新一代的离子注入技術进一步提升了扩散氧化效果。采取离子注入技术，可在任意位置置入杂质，再经过低温处理，便能得到扩散层。

3.5立体微电子封装

在电子产品集成度不断提升的情况下，微电子封装已经成为主流封装技术。相对于传统封装技术而言，微电子封装技术具有高性能、高密度的特征，具有更好的适用性及更高效率。从发展趋势来看，未来微电子封装技术将朝着少封装、无封装的方向发展，平面型封装会逐渐转向立体封装。立体封装是基于传统微电子封装技术发展而来[6]。立体封装可将两个及以上的芯片在单个封装中进行堆叠，即实现正方向上的多芯片堆叠。换句话说，立体封装是一种典型的堆叠封装技术。通过立体封装能够大幅度提升组装密度，提升幅度可达200%至300%。目前立体封装主要包括三种形式，即有源基板立体封装、叠层立体封装及埋置型立体封装。上述三种封装方式各具特点，适用于不同类型的芯片。

4结语

在微电子技术不断发展的过程中，它的影响力变得愈来愈大，并逐渐成为了衡量国家科学技术实力的重要标志，也体现了国家的综合实力。未来，微电子技术还将具备更大的发展空间，它将成为引导人类社会发展、推动技术革命的重要因素。

参考文献

[1]肖李李.微电子技术的应用和发展分析[J].电子制作，2016（16）：98.

[2]李彦林.微电子技术的发展与应用研究[J].电子制作，2015（20）：36.

[3]金撼尘.微电子技术发展的新领域[J].电子世界，2014（09）：5-6.

[4]邓海刚，席宏扬，尤晓亮.浅谈微电子技术的应用和发展[J].电子制作，2013（17）：93.

[5]程晓芳.微电子技术的现状及其发展趋势[J].山西电子技术，2012（04）：93-94.

[6]关晓丹，梁万雷.微电子封装技术及发展趋势综述[J].北华航天工业学院学报，2013（01）：34-37.

集成电路封装篇5

关键词：电子封装;防潮;塑封;元器件

1引言

伴随着集成电路工艺的迅猛发展，集成电路封装工艺朝着高密度、小体积、重量轻、低成本、高可靠性的方向发展。电子封装(ElectronicPackages)属于电子产品后段的工艺技术,它的目的是给集成电路芯片一套组织构架。

塑料封装同传统的陶瓷等气密性封装形式相比，更能满足低成本、小体积、重量轻和高密度的要求。水汽对器件的影响早在封装器件出现时就已出现。随着电子集成技术的发展，电子器件的尺寸越来越小，芯片上的线宽越来越窄。对复杂电子系统的广泛需要要求系统中关键电子集成电路具有更高的可靠性。这些集成电路应该能够抵抗潜在的环境应力，阴止迁移离子和水汽进入电路，防止机械损伤等。由水汽导致的器件可靠性问题主要有腐蚀、分层和开裂。

水汽的侵入会导致集成电路中金属的氧化和腐蚀。金属在潮湿环境中的氧化速率和类型是导致电阻变化的一个主要机制。铝线的电化学腐蚀是集成电路器件中一种非常严重的失效形式，它不但存在于塑料封装中，在气密性封装中也时有发生闭。电化学腐蚀将导致铝线开路和枝晶的生长。

2研究现状

为了减少由水汽引起的可靠性问题，各国的研究人员进行了不懈的努力以降低器件中的水汽含量。目前常采用的方法一是改进封装材料的特性，以降低材料的吸水性，提高材料之间的粘结性，但其效果非常有限，另一种方法是在各种封装形式上沉积水汽阻挡层，降低水汽的渗透率，这种方法通常适用于对可靠性有特殊要求的场合，如汽车电子等。

3研究方法

采用等离子增强化学气相沉积（PECVD）方法沉积雾剂薄膜作为塑封封装中的水汽和离子阻挡层。测试样品为在LAUFFER的LHMS28型递模注塑机上封装好的64脚TQFP，尺寸10X10mm，厚度为14mm。使用的封装料是SUMITOMO公司生产的EME6600环氧树脂。样品分为光面和毛面两种，每个样品中都在芯片衬垫上用银浆粘贴了3x3mm的硅片。银浆的热处理温度为150度，时间为30min。4实验结果

实验利用增重法测定TTQFP器件在30℃/80%RH、600℃/60%RH、85℃/60%RH和85℃/80%RH四种温湿环境中的吸水曲线，如图1所示。

从图中可以看出温度和湿度条件对器件吸水性能的影响都很大。在同样的湿度条件下，温度从30℃提高到85℃(80%RH)，或着从60℃提高到85℃(60%RH)，器件吸水含量达到平衡的时间都大大缩短了，并且平衡时器件中水汽的含量也都有了很大的提高。温度条件相同时(85℃)，当湿度条件从60%RH增加到80%RH，器件吸水速率无明显变化，而平衡时水汽的含量却提高了。

该实验还利用传感器法测定了在同一湿度条件下(85%RH)，温度对TQFP器件中吸水速率的影响。由于传感器的电容值与器件的吸水量存在线性关系，因此该曲线也就反映了器件的吸水量随时间的变化关系。可以看出在同样的湿度条件下，随着温度的升高，器件的吸水量达到平衡的时间大大缩短了，平衡时器件的吸水量也有了很大的提高，这与增重法得到的结果相一致。由扩散原理可知，水汽在塑封料中的扩散应遵循FICk扩散方程。一维Fick扩散方程的一级近似解可表示为指数函数，C=Pl一P2*exp(P3*t)。公式中的C代表了传感器的电容值;t代表了器件在环境中放置的时间，Pl是吸水达到平衡时所对应的饱和电容值;P2是平衡时的电容值与扩散开始时电容值的差值，P3是曲线的曲率，正比于扩散系数，对于用同一种湿度传感器测量所得到的曲线，P3可用于比较水汽扩散的速率。由此可得在85℃/85%RH和65℃/85%RH条件下的拟合曲线，并且由拟合曲线可以得到P1，P2以及P3的值。从而我们可以知道器件的扩散系数是与温度有关的参数，我们用公式P3=P0*exP(一E/KT)来拟合P3与温度的关系。公式中的E为扩散过程的激活能，K为玻尔兹曼常数。由此可以看出，InP3与l/KT成一直线关系，说明我们使用的拟合公式能够真实地反映器件中水汽的扩散系数与温度的关系，具有一定的正确性。通过直线的斜率，我们得到了扩散过程的激活能为753708E-20J(047106ev)

为了提高TQFP器件的防潮性能，减少器件中的水汽含量和分层开裂失效的纪律，我们采用了在塑封器件表面沉积无机薄膜的方法来降低水汽的透过率。

5结论

研究实验所采用的方法对于塑封元器件防潮具有较好作用，湿度和温度对防水性能都有影响，利用等离子体增强化学气相沉积方法在TQFP塑封器件表面沉积SiNx薄膜，以提高防水性能。

参考文献

［1］陈力俊.微电子材料与制程［M］.上海:复旦大学出版社,2005.

［2］中国电子学会生产技术学分会丛书编委会.微电子封装技术［M］.合肥:中国科学技术大学出版社,2003.

［3］RobertCamlllettiandCrishChandra，LowTemperatureCeramicCoatingsforchip-on-BoardAssemblies.

集成电路封装篇6

关键词：微电子；封装技术；封装发展趋势；

作者简介：张力元(1990-)，男，昆明人，硕士生，研究方向：可再生能源材料与制备。

0引言

21世纪微电子技术的高速发展，随之带动的是一系列产业的发展。信息、能源、通讯各类新兴产业的发展离不开微电子技术。而微电子封装技术是微电子技术中最关键和核心的技术。微电子封装体(Package)和芯片(Chip或die)通过封装工艺(Packaging)组合成一个微电子器件(Device)，通常封装为芯片(或管芯)提供电通路、散热通路、机械支撑、环境防护等，所以微电子封装是微电器件的2个基本组成部分之一，器件的许多可靠性性能都是由封装的性能决定的[3]。致力于发展微电子封装技术的人们把目光投在以下4个方面：(1)极低的成本。(2)薄、轻、便捷。(3)极高的性能。(4)各种不同的功能包括各类不同的半导体芯片[1]。

1微电子封装技术的发展历程

微电子封装技术的发展经历了3个阶段：

第一阶段是20世纪70年代中期，由双直列封装技术(DIP)为代表的针脚插入型转变为四边引线扁平封装型(QPF)，与DIP相比，QFP的封装尺寸大大减小，具有操作方便、可靠性高、适用于SMT表面安装技术在PCB上安装布线，由于封装外形尺寸小，寄生参数减小，特别适合高频应用[2]。

第二阶段是20世纪90年代中期，以球栅阵列端子BGA型封装为标志，随后又出现了各种封装体积更小的芯片尺寸封装(CSP)。与QPF相比，BGA引线短，散热好、电噪小且其封装面积更小、引脚数量更多、适合大规模生产。

第三阶段是本世纪初，由于多芯片系统封装SIP出现，将封装引入了一个全新的时代。

2微电子封装的主流技术

目前的主流技术集中在BGA、CSP以及小节距的QPF等封装技术上，并向埋置型三维封装、有源基板型三维封装、叠层型三维封装即三维封装和系统封装的方向发展。

2.1BGA\CSP封装

球栅阵列封装BGA在GPU、主板芯片组等大规模集成电路封装有广泛应用。它的I/O引线以圆形或柱状焊点按阵列形式分布在封装下面，引线间距大，引线长度短，这样BGA消除了精细间距器件中由于引线而引起的共面度和翘曲的问题[4]。BGA技术包括很多种类如陶瓷封装BGA(CBGA)、塑料封装BGA(PBGA)以及MicroBGA(μBGA)。BGA具有下述优点：

(1)I/O引线间距大(如1.0mm，1.27mm)，可容纳的I/O数目大，如1.27mm间距的BGA在25mm边长的面积上可容纳350个I/O，而0.5mm间距的QFP在40mm边长的面积上只容纳304个I/O。

(2)封装可靠性高，不会损坏引脚，焊点缺陷率低，焊点牢固[5]。

(3)管脚水平面同一性较QFP容易保证，因为焊锡球在溶化以后可以自动补偿芯片与PCB之间的平面误差，而且其引脚牢固运转方便。

(4)回流焊时，焊点之间的张力产生良好的自对准效果，允许有50%的贴片精度误差，避免了传统封装引线变形的损失，大大提高了组装成品率。

(5)有较好的电特性，由于引线短，减小了引脚延迟，并且导线的自感和导线间的互感很低，频率特性好。

(6)能与原有的SMT贴装工艺和设备兼容，原有的丝印机、贴片机和回流焊设备都可使用，兼容性好，便于统一标准。

(7)焊球引出形式同样适用于多芯片组件和系统封装。

为了追求对电路组件更小型化、更多功能、更高可靠性的要求，CSP作为BGA同时代的产品应运而生。CSP与BGA结构基本一样，只是锡球直径和球中心距缩小了，更薄了，这样在相同封装尺寸时可有更多的I/O数，使组装密度进一步提高，可以说CSP是缩小了的BGA。美国JEDEC给出的CSP定义为：LSI芯片封装面积小于或等于LSI芯片面积120%。但是近几年来封装界的权威人士均把CSP定义为焊球节距小于1mm的封装，而大于1mm的就看做是BGA。

CSP除了具有BGA的优点以外，其更精细的封装还有很多独特的优点，其特殊的代表是WLCSP。通常，CSP都是将圆片切割成单个芯片后再实施后道封装的，而WLCSP则不同，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。所以这种封装也称作圆片级封装(WLP)。这样，它还具有独特的优点：

(1)封装加工效率高，可以多个圆片同时加工。

(2)具有倒装芯片封装的优点，即轻、薄、短、小。

(3)与前工序相比，只是增加了引脚重新布线和凸点制作2个工序，其余全部是传统工艺。

(4)减少了传统封装中的多次测试。因此世界上各大型封装公司纷纷投人这类WLCSP的研究、开发和生产。WLCSP的不足是目前引脚数较低，还没有标准化和成本较高[6]。

2.23D封装

SIP有多种定义和解释，其中一说是多芯片堆叠的3D封装内系统集成，在芯片的正方向堆叠2片以上互连的裸芯片的封装。SIP是强调封装内包含了某种系统的功能封装，3D封装仅强调在芯片方向上的多芯片堆叠，如今3D封装已从芯片堆叠发展到封装堆叠，扩大了3D封装的内涵[7]。

3D封装的形式有很多种，主要可分为填埋型、有源基板型和叠层型等3类。填埋型三维立体封装出现上世纪80年代，它是将元器件填埋在基板多层布线内或填埋、制作在基板内部，它不但能灵活方便地制作成填埋型，而且还可以作为IC芯片后布线互连技术，使填埋的压焊点与多层布线互连起来。这就可以大大减少焊接点，提高电子部件封装的可靠性。有源基板型是用硅圆片集技术，做基板时先采用一般半导体IC，制作方法作一次元器件集成化，形成有源基板，然后再实施多层布线，顶层再安装各种其他IC芯片或元器件，实现3D封装。叠层型三维立体封装是将LSI、VLSI、2D-MCM，甚至WSI或者已封装的器件，无间隙的层层叠装互连而成。这类叠层型是应用最为广泛的一种，其工艺技术不但应用了许多成熟的组装互连技术，还发展了垂直互连技术，使叠层型封装成为发展势头最迅猛发展速度最快的3D封装。但有源基板型3D封装却是人们一直力求实现的封装。

伴随着手机的大量使用，手机的功能越来越强大，既要实现轻、薄、小又要功能强大，这其中离不开的就是叠层型的3D封装。目前有许多种基于堆叠方法的3D封装，主要包括：硅片与硅片的堆叠(W2W)、芯片与硅片的堆叠(D2W)以及芯片与芯片的堆叠(D2D)。归纳起来其主要堆叠方式可以通过2种方法实现：封装内的裸片堆叠和封装堆叠，封装堆叠又可分为封装内的封装堆叠和封装间的封装堆叠。

裸片堆叠的封装主要有2种，一是MCP，二是SC-SP。MCP涵盖SCSP，SCSP是MCP的延伸。SCSP的芯片尺寸比MCP有更严格的规定，通常MCP是多个存储器芯片的堆叠，而SCSP是多个存储器和逻辑器件芯片的堆叠。裸片堆叠的关键技术是：

(1)圆片的减薄技术，目前一般综合采用研磨、深反应离子刻蚀法和化学机械抛光法等工艺，通常减薄到小于50μm，为确保电路的性能和芯片的可靠性，业内人士认为晶圆减薄的极限为20μm左右。

(2)低弧度键合技术。因为芯片厚度小于150μm，所以键合弧度必须小于这个值。目前采用的25μm金丝的正常键合弧高为125μm，而用反向引线键合优化工艺可以达到75μm以下的弧高。与此同时，反向引线键合工艺增加一个打弯工艺以保证不同键合层的间隙。

(3)悬梁上的引线键合技术。必须优化悬梁上的引线键合技术，因为悬梁越长，键合时芯片变形越大。

(4)圆片凸点制作技术。

(5)键合引线无摆动模塑技术。裸片堆叠封装的主要缺点就是堆叠中一层集成电路出问题，所有堆叠裸片都将报废，但毫无疑问裸片堆叠能够获得更为紧凑的芯片体积和更为低廉的成本。例如AMKOR公司采用了裸片叠层的封装比采用单芯片封装节约了30%的成本[8]。

封装堆叠又称封装内的封装堆叠，它有2种形式：一是PIP。PIP是一种在BAP(基础装配封装)上部堆叠经过完全测试的内部堆叠模块，以形成单CSP解决方案的3D封装。二是POP。它是一种板安装过程中的3D封装，在其内部，经过完整测试的封装如单芯片FBGA(窄节距网格焊球阵列)或堆叠芯片FBGA被堆叠到另外一片单芯片FBGA(典型的存储器芯片)或堆叠芯片FBGA(典型的基带或模拟芯片)的上部。封装堆叠的优点是：

(1)能堆叠来自不同供应商的混合集成电路技术的芯片，允许在堆叠之前进行预烧和检测。

(2)封装堆叠包括翻转一个已经检测过的封装，并堆叠到一个基底封装上面，后续的互连可以采用线焊工艺。

2.3SIP系统封装

系统级封装(systeminpackage，SIP)是指将不同种类的元件，通过不同种技术，混载于同一封装体内，由此构成系统集成封装形式。我们经常混淆2个概念系统封装SIP和系统级芯片SOC。迄今为止，在IC芯片领域，SOC系统级芯片是最高级的芯片；在IC封装领域，SIP系统级封装是最高级的封装。SIP涵盖SOC，SOC简化SIPSOC，与SIP是极为相似的，两者均希望将一个包含逻辑组件、内存组件，甚至包含被动组件的系统，整合在一个单位中。然而就发展的方向来说，两者却是大大的不同：SOC是站在设计的角度出发，目的在于将一个系统所需的组件整合到一块芯片上，而SIP则是由封装的立场出发，将不同功能的芯片整合于一个电子构造体中。

SIP系统级封装不仅是一种封装，它代表的是一种先进的系统化设计的思想，它是研究人员创意的平台，它所涉及到芯片、系统、材料、封装等诸多层面问题，涵盖十分广泛，是一个较宽泛的指称，所以从不同角度研究和理解SIP的内涵是十分必要的，这里列举了当前的一部分SIP技术的内涵概念：

(1)SIP通过各功能芯片的裸管芯及分立元器件在同一衬底的集成，实现整个系统功能，是一种可实现系统级芯片集成的半导体技术。

(2)SIP是指将多芯片及无源元件(或无源集成元件)形成的系统功能集中于一个单一封装体内，构成一个类似的系统器件。

(3)当SOC的特征尺寸更小以后，将模拟、射频和数字功能整合到一起的难度随之增大，有一种可选择的解决方案是将多个不同的裸芯片封装成一体，从而产生了系统级封装(SIP)。

(4)SIP为一个封装内集成了各种完成系统功能的电路芯片，是缩小芯片线宽之外的另一种提高集成度的方法，而与之相比可大大降低成本和节省时间。

(5)SIP实际上是多芯片封装(MCP)或芯片尺寸封装(CSP)的演进，可称其为层叠式MCP、堆叠式CSP，特别是CSP因其生产成本低，将成为最优的集成无源元件技术，但SIP强调的是该封装内要包含某种系统的功能[9]。

SIP的技术要素是封装载体和组装工艺，它与传统封装结构不同之处是与系统集成有关的2个步骤：系统模块的划分与设计，实现系统组合的载体。传统封装中的载体(即基板)只能起互连作用，而SIP的载体包括电路单元，属于系统的组成部分。

模块的划分指从电子设备中分离出一块功能模块，既利于后续整机集成又便于SIP封装。以蓝牙模块为例，其核心是一块基带处理器，它的一端与系统CPU接口，另一端与物理层硬件接口(调制解调、发送与接收、天线等)[10]。

组合的载体包括高密度多层封装基板和多层薄膜技术等先进技术。而在芯片组装方面，板上芯片(COB)和片上芯片(COC)是目前的主流技术。COB是针对器件与有机基板或陶瓷基板间的互连技术。现有的技术包括引线键合和倒装芯片。COC是一种在单封装体中堆叠多芯片的结构，即叠层芯片封装技术。

SIP技术现在广泛应用于3个方面：一是在RF/无线电方面。例如全部功能的单芯片或多芯片SIP将RF基带功能线路及快闪式存储器芯片都封装在一个模块内。二是在传感器方面。以硅为基础的传感器技术发展迅速，应用范围广泛。三是在网络和计算机技术方面。

3微电子封装技术未来发展面临的问题与挑战

毫无疑问，3D封装和SIP系统封装是当前以至于以后很长一段时间内微电子封装技术的发展方向。

目前3D封装技术的发展面临的难题：一是制造过程中实时工艺过程的实时检测问题。因为这一问题如果解决不了，那么就会出现高损耗，只有控制了每一道生产工艺，才能有效地保证产品的质量，从而达到有效地降低废品率[11]。二是超薄硅圆片技术。面对更薄的硅圆片，在夹持和处理过程中如何避免它的变形及脆裂，以及后续评价检测内的各种处理技术，都有待进一步研究。三是高密度互连的散热问题。目前，基于微流体通道的液体冷却被证明是显著降低3DICs温度的有效方法。但在封装密度不断增加的前提下，微流体通道的分布需要与电气通路和信号传输通路统筹分布，如何在成功制作出更小微流体通道的同时保证系统整体性能的要求，是研究者们需要考虑的问题[12]。但是，我们仍需看到3D封装在高密度互连趋势下的巨大潜力。3D封装在未来的消费电子产品领域(特别是手机、掌上电脑)、机器人领域、生物医学领域等将扮演重要的角色。

微晶片的减薄化是SIP增长面对的重要技术挑战。现在用于生产200mm和300mm微晶片的焊接设备可处理厚度为50μm的晶片，因此允许更密集地堆叠芯片。如果更薄，对于自动设备来说将产生问题：晶片变得过于脆弱，因此更加易碎。此外，从微晶片到微晶片的电子“穿孔”效应将损毁芯片的性能[9]。但是我们应该看到SIP巨大的市场前景，AlliedBusinessIntelligence统计，仅RF蜂窝市场的销售额就从2003年的18亿美元飙升至2007年的27.5亿美元。由堆叠BGA封装以及有源和无源组件构成的近十亿SIP于2003年上市，包括功率放大器、天线转换开关、发送器和前端模块。而近几年来SIP大发展更是迅速，德国银行、瑞士信贷第一波士顿和美国著名的研究组织“商业情报联盟”的联合调研表明，RF、数字、蓝牙、电源和汽车应用等市场已经被SIP技术占领[10]。在我国SIP技术也有很好的发展，如江苏长电科技股份有限公司开发的整体U盘的SIP封装技术，SIP系统级封装的U盘是一个USB接口的无需物理驱动器的微型高容量移动存储产品，与传统U盘相比，有着轻薄短小、容量大且可靠性高的特点[13]。未来，我们也将看到更多SIP技术的产品出现在我们周围。